

多品種生産システムにおけるサービス形態の検討

会津大学コンピュータ理工学研究科 入会申請中 *有馬澄佳 ARIMA Sumika

会津大学

齋藤和之 SAITO Kazuyuki

1. はじめに

半導体産業はIT関連商品の急速な変化に伴い、互いに相矛盾する関係生産サイクルの短縮とスループットの増大が従来にも増して求められている。VLSI生産システムでは一般に多くの製品が同時に生産ライン上にあり、装置は異なる種類の製品を処理するため、品種の変更に伴い当該品種に適合した段取り作業を必要とする。段取り作業期間中は装置が利用出来なくなる[1,2]。多品種生産システムの運用における主な課題は、各製品の納期を守りつつ、装置の稼働率を最大化する柔軟でリアルタイム性の高いディスパッチング法を確立することである[3]。TOC理論[4]に寄れば利益の拡大のためにはボトルネック工程のスループットを高めることが重要であるとされている。ボトルネック工程における装置稼働率の向上には、装置の段取り回数を最小限に抑えることが鍵となる。これは、同時にオペレータの作業回数を最小限に抑えることにもつながる[5]。本研究では、バッファ内WIP数を品種毎に管理し、各WIPの納期を守りながら段取り回数を最小化する順位付け法を新たに開発したので報告する。

2. 周期的優先ディスパッチングアルゴリズム
-Pseudo-periodical Priority Dispatching(P3D)-
このディスパッチング法はRR(Round Robin)ディスパッチング法と類似している。大きな違いは各製品の割付け優先順位を周期的に評価し直す点にある。優先度評価の見直しは、周期(クアンタム)内で処理可能な数量の製品を装置が処理し終えた時点で行われる。図1.は本研究で対象とした生産システムのモデルである。装置台数は品種数より少ない。当該工程に到着したWIPはInput Bufferに一時保管され、優先度の評価を待つ。優

先度の高い品種のみが次のクアンタムでの処理の対象となり、装置に運び込まれる。1クアンタム内では装置は1種類の品種のみの処理を行う。優先度の評価のタイミングを図2.に示す。




図 1. 検討した生産システムのモデル




図 2. 優先度の評価時点

T_C はクアンタムの長さ、 t_0 は当該クアンタムの終了時刻である。各装置では異なるWIPが処理されている。あるWIPの処理が終わった時点、 t_1 で次のクアンタムで処理するWIPの優先度リストを生成する。そのリストと現在処理中のWIPのリストを比較し、新規WIPの場合には段取り作業に入り、処理中の品種が優先度リストにある場合にはその品種の処理を待つ装置に割り当てる。

対象とした工程でのレスポンス時間、Input Bufferでの滞在時間と処理時間の和、を指定の値よりも小さくしなければならない。このために、Input Buffer内のWIP数は少なくとも以下の関係を満たさなければならない。

$$N_B \leq 2\lambda \overline{W_{B,\text{lim}}} (= N_{B,\text{lim}}) \quad (1)$$

λ は WIP の Input Buffer への到着率であり、 $\overline{W_{B,\text{lim}}}$ は Input Buffer での滞在時間の平均値である。この関係は Little の公式から導かれる。さらに、 N 台の装置を持つ工程での WIP の割付けは次の手順で行われる。

(1) WIP $_i$ には $N_{d,i}$ 台の装置を専用割付け

$$N_{d,i} = \text{Rounddown}(\lambda_i / \mu_i, 0) \quad (2)$$

(2) 他の残りの装置には下記の優先度、 P_0 の高い順に WIP を割り当てる。優先度が高ければ(1)で割り当てた WIP も対象となる。

$$P_0 = \frac{N_B(t)}{N_{B,i,\text{max}}(N_{u,i}\mu_i - \lambda_i)} \quad (3)$$

$$N_{u,i} = \text{Roundup}(\lambda_i / \mu_i, 0)$$

λ_i は優先度評価時点以降の到着率の SES モデル [6] による予測値、 μ_i はサービス率である。 $N_{u,i}\mu_i - \lambda_i$ は次のクアンタムで WIP が減少する速さである。 $N_{B,i,\text{max}}$ は(1)で定める N_B より小さい値でなければならない。この優先度評価は 1 秒以内の極めて短時間に行うことが出来、システムの実時間制御に適している。

3. アルゴリズムの検証




図 3. Input Buffer 内の WIP の変化

上記のアルゴリズムを評価するために Monte Carlo シミュレーションを実施した。平均到着率、サービス率、初期仕掛りの値は実工場の実績値を

参考に定めた。なお、到着率の揺らぎについては指数分布を仮定している。図 3 は Input Buffer での仕掛り状況の時間変化の典型的な結果である。モデルとした工程では 7 品種の WIP が処理され、全バッファへの総トラフィック強度 ρ は、 $2 \leq \rho \leq 3$ であり、装置台数は 3 台とした。初期仕掛りが解消されると、Input Buffer 内の WIP の仕掛りは(1)を超えることはない。

4. ディスパッチング法の比較

段取り率と納期遵守率について、P3D 法と他の 2 つのサービス形態との比較結果を表 1. に示す。この結果より、P3D 法が他のサービス形態と比べて、段取り率を低くし、かつ各品種の納期遵守率を下げない手法であることがわかる。

表 1. 段取り率と納期遵守率の比較

	サービス形態		
	FCFS	P3D	SPT
段取り率(%)	70±7	45±7	67±16
納期遵守率(%)	100	100	~95

5. まとめ

本報告では新たに提案する擬周期的ディスパッチ法 (P3D 法) を紹介した。今後は、P3D 法における周期最適化法、P3D 法の適用性の検討を続ける。

参考文献

- [1] K.Saito: IEICE Trans. Electron., E79-C, pp.1112 (1996)
- [2] K.Saito et.al.: ISSM99, pp.345 (1999)
- [3] 有馬、齋藤: 計測自動制御学会東北支部第 83 回研究集会資料 (1999)
- [4] E. M. Goldratt: "Theory of Constraints" North River Press (1990)
- [5] S.Arima and K.Saito: IEICE Trans. Electron., E84-C, pp.832 (2001)
- [6] N. R. Sanders: in "Encyclopedia of Production and Manufacturing Management," Kluwer Academic Pub., pp.228 (2000)