計算機のメモリ階層構造を考慮した実装手法

安井 雄一郎, 藤澤 克樹

近年の計算機技術の発展や、数理科学分野におけるアルゴリズムの進歩により、以前では考えられない規模の問題を扱うことができるようになってきた. その一方で、実装したソフトウェアが期待される性能を示さないといった場面も少なくない.本稿ではなぜそのような状況になってしまうのか、現在主流となる NUMA アーキテクチャを有したプロセッサの特性を示し、高速に動作することが求められるアルゴリズム実装の際にどのような点を考慮しながら進めれば良いか、それらの改善方法について解説を行う.

キーワード:計算機のメモリ階層構造,高性能計算,グラフ処理

1. はじめに

近年の計算機技術の発展はめざましく、「集積回路上 のトランジスタ数は18カ月ごとに倍になる」という ムーアの法則 (Moore's law) に追従するようにピーク 性能は年々向上している、プロセッサの開発計画では、 消費電力の増大や排熱の問題を伴う動作周波数の引き 上げではなく、1 Hz あたりの処理性能を向上する、ま た CPU ソケットに搭載されているコア数を増大する. という方針で進められている. そのため現在の計算機 上で高速に動作するソフトウェアを開発するためには 複数コアを使用した並列計算が必須となるが、単純な 並列計算では期待される性能改善に至らない状況がし ばしば報告されている。本稿では大規模なデータ空間 に対して計算量の小さい演算を多数繰り返すようなア ルゴリズムを実装する際にどのような点に気をつけれ ばよいかをまとめる。なお本稿で扱う内容は同様の特 性を持つほかのアプリケーションに対して適用可能で あり、一般性を失わないように配慮した.

2. 計算機のメモリ階層構造

計算機は、図1のような階層構造で表現することが できる.このモデルは非常に単純であるが計算機の特 徴をよく捉えている.論理演算や四則演算などの演算 はすべて,最上位に配置しているレジスタ(Register) 上で行われるため、メインメモリ(RAM)に配置して いるデータをレジスタまでに送り届ける必要がある. その際、レジスタとメインメモリ間のデータ転送速度 の差を吸収するため、Level 1 (L1)、L2(場合によっ ては L3, L4 も)となるキャッシュメモリが配置され ている.本稿ではメインメモリより上位の階層に焦点 を絞る.また,TLB (translation look-aside buffer) は、オペレーティング・システム (OS)が管理してい る論理アドレスと、データアクセス時に必要な物理ア ドレスを変換する際に用いるテーブルである.

ー般的にキャッシュメモリや TLB を直接制御する 方法は用意されていないが,以下の特性について考慮 することで計算機の性能を引き出すことが可能になる.

- 上位の階層になるほど転送速度は高速だが記憶容量が小さく、下位の階層になるほど転送速度は低速だが記憶容量が大きい
- キャッシュメモリや TLB は短い間隔(時間的局 所性が高い)で限定された範囲(空間的局所性が 高い)へ何度もデータアクセスするような演算に 対して有効に(効率的に)動作する

3. NUMA アーキテクチャ

近年,計算機のメモリ階層構造は複雑化しており, NUMA (Non-uniform memory access) アーキテク チャが主流となっている.もちろんこのアーキテクチャ でも前節のメモリ階層構造の基本的な性質はそのまま



やすい ゆういちろう, ふじさわ かつき 九州大学マス・フォア・インダストリ研究所 〒 819−0395 福岡県福岡市西区元岡 744



2 2-way Intel Xeon X5460

引き継いでいる. NUMA アーキテクチャと区別する ため、それまでのプロセッサアーキテクチャを UMA (Uniform memory access) と呼ぶことにする. 説明に は図 2 に示す UMA アーキテクチャと、図 3 に示す NUMA アーキテクチャの対比を用いる.

UMA アーキテクチャでは、各プロセッサコアから メインメモリまでの距離が等しい構成である. 図 2 の ように CPU ソケット Intel Xeon X5460 を 2 個搭 載したシステムの場合、一方の CPU ソケットは他方 の CPU ソケットとメモリバスを共有してメインメモ リ (RAM) に接続するが、いずれのプロセッサコアと RAM の距離は一定である.

一方, NUMA アーキテクチャでは, 各プロセッサコ アからメインメモリまでの距離が異なる構成であり, 各 ソケットはそれぞれローカルメモリと接続し, NUMA ノードと呼ばれる対を構成する. 一般的に NUMA ノー ドは CPU ソケットと同数となる. NUMA アーキテ クチャを有した計算機上ではローカルなメモリへのア クセスは高速に行われるが, ほかのソケットと対とな るメモリ (リモートメモリ) へのアクセスは, ローカ ルメモリへのアクセスに比べて低速となる. 図 3 のよ うに CPU ソケット Intel Xeon E5-4640 が 4 個搭載 したシステムの場合, NUMA ノード数も 4 となる.

4. 計算機のデータ移動性能

STREAM と呼ばれるベクトル演算を使用したメモ リ帯域幅ベンチマークソフトウェア¹を用いて,デー タ移動性能の測定を行い,計算機の性質を明らかにし



⊠ 3 4-way Intel Xeon E5 4640

ていく. STREAM ベンチマークには 4 種類の演算が 含まれるが、その 1 つである Triad 演算は、大きさ が n の実数ベクトル $a, b, c \in \mathbb{R}^n$ と実数定数 r を用 いて、積和計算 $a \leftarrow b + rc$ を行い、その際のデータ 移動量と実行に要した時間から、メモリ帯域幅(1秒 間あたりのデータ移動量 bytes)を算出する. 図 4 は OpenMP を用いてスレッド並列化した Triad 演算の C/C++ 言語での実装となる. このように依存関係の ない単純なループであれば、実装者は小さい実装コス トでスレッド並列化に対応することができる.

#pragma omp parallel for for (long i = 0; i < n; ++i) { A[i] = B[i] + scalar * C[i]; }

図4 OpenMP を用いたスレッド並列 Triad 演算

図 5に 4-way Intel Xeon E5 4640 システム上での 要素数 $n \in n = \{2^{10}, \ldots, 2^{30}\}$ と変化させた際のス レッド並列 Triad 演算を用いてメモリ帯域幅 (GB/s) をまとめる.まず図から要素数が 2^{20} 程度の場合,高 いメモリ帯域幅であると読み取ることができるが,こ れは要素数が小さいためにキャッシュメモリ上に格納 されているためである.STREAM ベンチマークでは 何度 (デフォルトでは 20 回)も同じ演算を繰り返し, 最小値をメモリ帯域幅として出力するためこのような 現象が起きたと考えられる.また,並列計算のオーバー ヘッドにより実行が安定せず傾向を読み取ることが容 易ではない.一方,十分に大きな要素数に対しては, スレッド数が 16, 32, 64 のときそれぞれ,95,98,92 GB/s となる.しかしながら,64 スレッド並列計算時

¹ STREAM: Sustainable Memory Bandwidth in High Performance Computers http://www.cs.virginia.edu/ stream/



図5 STREAM TRIAD 演算によるメモリ帯域幅

には、各コアに2つずつスレッド(Hyper-threading 機構)が立ち上がっている状況であるので、実コア数 以上の生成されたスレッドの計算機資源の要求の衝突 により、32コアの場合と比べて効率が悪化している。

4.1 ローカルメモリとリモートメモリのデータ 移動性能

詳細な性質を調べるために Linux 上で提供されて いる numactl コマンドを用いて, 使用するプロセッ サコアやメモリ確保を行う対象の NUMA ノードを 指定して、データ移動性能を計測する、numactl コマ ンドを用いて, NUMA node 0 に配置されている 16 論理コアに 16 スレッドを固定し NUMA node 3 の ローカルメモリ上へ確保したデータ領域に対するメモ リ帯域幅測定を行うためには、次のように指定すれば 良い. ここで, --physcpubind --membind の指定に 用いるのは NUMA ノードの ID であるが、NUMA ノード ID は環境によって異なるため注意が必要であ る. Linux 上の /proc/cpuinfo で確認することができ る. 記述されている processor の項目が論理コア ID を, physical id の項目が NUMA ノード ID をそ れぞれ表している. また Portable Hardware Locality (HWLOC) ライブラリ [1] を用いると良い.

OMP_NUM_THREADS=16 numactl --physcpubind=0 \ --membind=3 ./stream

図 6 は要素数を $n = \{2^{10}, 2^{11}, \dots, 2^{30}\}$ とした際 の指定した NUMA ノード間のメモリ帯域幅をまとめ たもので、各 NUMA ノードに確保した領域に対し、 NUMA ノード 0 に配置している 16 論理コアに固定 した 16 スレッドを用いて Triad 演算を行った際のメ モリ帯域幅を測定した、図から同一の NUMA ノード



図6 NUMA ノード0から各 NUMA ノードまでのメモ リ帯域幅 (GB/s)

内での通信では 12 GB/s を超えるメモリ帯域幅とな るが, NUMA ノードを横断した通信では 3 GB/s と NUMA 内に比べて約 1/4 の性能となってしまうこと が確認できる.

4.2 メモリ確保方針:ローカル確保

ローカル確保とはメモリ確保する際に、使用してい るスレッドが配置されているコアに近いメモリ(ロー カルメモリ)から割り当てを行うメモリ確保方針であ る. 基本的なメモリ確保方針であり何も設定しなけれ ばこの設定が有効になっている場合が多い. numactl コマンドでは --localalloc オプションで指定できる. 32 スレッドを NUMA ノード 0,1 の論理コア 32 コ アに固定し、メモリ確保先をそれぞれのローカルメモ リとする指定には以下のようにすれば良い.

OMP_NUM_THREADS=32 numactl --physcpubind=0,1 \ --localalloc ./stream

4.3 メモリ確保方針:インターリービング

広域なメモリ空間にデータアクセスする際に, アク セスコストが異なるローカルアクセスとリモートアク セスが混在すると負荷分散に偏りが生じてしまう. イ ンターリービングでは, 広域なデータ領域を確保する 際に, 領域をページ単位(通常は4KBytes)で指定し た NUMA ノードに配置したメモリヘラウンドロビン 方式で分散する. このメモリ確保方針を用いることで, 各コアの各 NUMA ノードへのデータアクセス量を平 準化して, 前述の負荷分散の偏りを緩和することがで きる. numactl コマンドでは --interleave オプショ ンで指定できる. 32 スレッドを NUMA ノード 0, 1 の論理コア 32 コアに固定し, インターリービングの 対象を NUMA ノード 0, 1 とする指定には以下のよ うにすれば良い.

4.4 メモリ確保方針による帯域幅の比較

図 7(a) と 7(b) に STREAM の TRIAD 演算を用 いたメモリ確保方針ごとのメモリ帯域幅 (GB/s) をま とめる.いずれも NUMA ノード数を 1,2,4 と,要素 数を $n = \{2^{10}, \ldots, 2^{30}\}$ と変化させている. ここでス レッド数は NUMA ノードに配置している論理コア数 と同数に指定している、この実験においても、ローカ ル確保 (Local-allocation), インターリービング (Interleaving) いずれにおいても要素数が 2²⁰ 以下では スレッド並列のオーバーヘッドやキャッシュメモリの 効果により、現象を理解することが困難であることを 述べておく、NUMA ノード数を1(16スレッド)、2 (32 スレッド), 4 (64 スレッド) と増加させた際のメ モリ帯域幅は, Local allocation では, 13 GB/s, 21 GB/s, 24 GB/s と規則的に増大するが, Interleaving では、13 GB/s, 6 GB/s, 8 GB/s と変化する. この ように Interleaving によるメモリ確保では帯域幅を平 準化しているため、単純に増大するわけではない.

本来 TRIAD 演算(正確には STREAM の 4 種類 の演算すべて)では、時間的局所性、空間的局所性が高 いデータ・アクセスを行っているため Local allocation を選択すれば良い.反対に、広域にわたりデータアクセ スが必要なアルゴリズム実装に対しては Interleaving を選択することが望ましい.図6で計測したように このシステム上ではローカルメモリへのアクセスとリ モートメモリへのアクセスの性能差は約4倍にもなる ため、Local allocation では負荷分散の偏りにより最 も遅い箇所に性能が律速され、性能を引き出すのは難 しいと予測される。

5. NUMA を考慮した高速化

前節では NUMA アーキテクチャの特徴をメモリ帯域 幅から示した、本節では、アルゴリズムやデータ構造を 考慮して、コストの大きなリモートメモリへのデータア クセスを削減による性能向上した事例を紹介する. 前節 ではソースコードの編集を行わずに numactl を用いた スレッドの論理コアへの固定やメモリ確保の指定を行い, 特性や性質を観察した、より細かい制御をするためには、 通常の Linux で用意された sched_setaffinity(), sched_getaffinity(), mbind() といった関数群を用 いる必要がある. sched_setaffinity() は (関数を発 行した) 現在のスレッドがどの論理コア上に固定されて いるか確認するための関数で, sched_setaffinity() は現在のスレッドを論理コア上に固定する関数であ る. また. mbind() は指定したメモリ領域を指定し た NUMA ノード上に固定する関数である. なお、こ れらの関数を用いるために必要なソースコードの修正 に関する解説や具体的な例については本節では省略し、 主に NUMA を考慮するためにどのようにアルゴリズ ムやデータ構造を修正を行ったかに留めることにする.

5.1 STREAM の TRIAD 演算

前節まで扱った TRIAD 演算では入力となる実数ベ クトル *a*,*b*,*c* はそれぞれ 1 本の配列で実装している. 本節では NUMA ノードごとに担当する範囲に分割し て,各部分配列をローカルメモリ上に確保するように 修正を行った.このように修正を行うと,データアク



図7 STREAM TRIAD: メモリ確保方針ごとのメモリ帯域幅 (GB/s)



図8 修正版 TRIAD 演算によるメモリ帯域幅測定

セスを NUMA ノード単位で完全に独立させることが できる. 図 8 は修正版 TRIAD 演算による結果であ る. NUMA ノード数を 1, 2, 4 と増加させると, それ に従い 24, 48, 96 GB/s とほぼ線形にメモリ帯域幅が 増大している. また, 図 5 で示した結果と比べて, メ モリ帯域幅が安定しており性能予測も容易になる.

5.2 幅優先探索

近年, グラフを用いた解析手法はさまざまな分野で 盛んに研究されており, 特に幅優先探索 (Breath-first search; BFS) は基本的かつ重要なグラフ処理である. BFS は入力グラフ G = (V, E) の点数 n = |V| と枝 数 m = |E| を用いて線形の計算量 O(n + m) となる シンプルな処理であるが, 多くのグラフアルゴリズム のサブルーチンとして頻繁に用いられること, グラフ 処理の重要性が高まっているという状況から, 高速化 に対する関心は非常に高い.

近年, HPC 分野においても Graph500 と呼ばれるグ ラフ性能を用いたベンチマークが提案されており,1台 計算機の内部でのスレッド並列計算だけでなく,スー パーコンピュータ上での高速なグラフ探索に関して盛ん に議論されている. Graph500 ベンチマーク² は BFS の探索性能指標を用いて計算機の不連続なメモリアク セス性能の評価を目的として設計が行われ,2010 年 11 月から開始され半年ごとに更新される. このベンチ マークでは2 種類のパラメータ SCALE と edgefactor (=m/n, デフォルトでは16)を入力として手順 (a), (b), (c) から構成される. (a) 点数 $n=2^{\text{SCALE}}$,枝数 m=n·edgefactor となる無向グラフ Kronecker graph の枝リストを生成する. (b) 生成した枝リストからグ ラフ表現を構築する. (c) 次の手順を 64 回繰り返す; 構築したグラフ表現に対する BFS を行い,1秒あたり



図9 先行研究における幅優先探索性能

の探索枝数 (traversed edges per second; TEPS) を算 出する. リストの順位は (c) で得られる 64 個の TEPS 値の中央値により決定される. また Green Graph500 ベンチマーク³ では, 消費電力あたりの Graph500 に おける TEPS 値となる電力性能指標 TEPS/W によ りリストの順位を決定する.

図 9, 表 1 で示すように, BFS に対する並列アル ゴリズムは、始点から距離 (Level) ごとに、未探索点 を並列に探索していく Level-synchronized BFS を基 本に提案・改善されている. Beamer らのアルゴリズ ム [3] は、探索済領域の前線となる点集合から未探索 点を探索する Top-down アルゴリズムと、未探索点 から探索済領域の前線を探索する Bottom-up アルゴ リズムを組み合わせて、直径の小さい Small-world 性 を有するグラフに対して高い性能を示している.探索 済領域の前線が小さい場合には Top-down アルゴリ ズムを選択し,そうでない場合には Bottom-up アル ゴリズムを選択することで、枝探索を入力グラフの枝 数の数% 程に削減することができる. Beamer らは 点数 2²⁸, 枝数 2³² からなる Kronecker graph に対 し 4-way Intel Xeon E7-8870 を用いて 5.1 GTEPS (10⁹ TEPS) を達成している. 著者らはこのアルゴリ ズムに対して NUMA を考慮した高速化を行い.同等 の計算機環境上で 2.2 倍となる 11.15 GTEPS を達成 した [4]. さらに Bottom-up アルゴリズムのデータア クセスパターンと、Small-world グラフの形状を考慮 したグラフ表現方法を適用して 2.68 倍の改善を提案 している [5].

それでは、我々が文献 [4,5] で用いたグラフ表現方 法の概要について説明を行う.我々は基本的に CSR (Compressed Sparse Row) 形式と呼ばれる隣接リス

² Graph500: http://www.graph500.org.

³ Green Graph500: http://green.graph500.org.

表1 先行研究における幅優先探索性能

実装者	計算機環境	(n,m)	TEPS
Madduri	Cray MTA-2 (40 procs)	$(2^{21}, 2^{30})$	$0.5~\mathrm{G}$
Agarwal $[2]$	Intel Xeon X7560×4	$(2^{20}, 2^{26})$	$1.3~\mathrm{G}$
Beamer $[3]$	Intel Xeon E 7-8870 $\!\times4$	$(2^{28}, 2^{32})$	$5.1~{ m G}$
Yasui [4]	Intel Xeon E5-4640 \times 4	$(2^{26}, 2^{30})$	$11.1~\mathrm{G}$
Yasui [5]	Intel Xeon E5-4640 $\times4$	$(2^{27}, 2^{31})$	$29.0~{\rm G}$



(b) NUMA を考慮したメモリ配置

図 10 NUMA アーキテクチャと BFS に用いるグラフや 作業のデータ配置

ト表現を用いているが、このグラフ表現では隣接点 はすべて連続に並びデータ・アクセスの効率が良い. Graph500 ベンチマークでは各ローカルメモリに収ま らない巨大なグラフを用いるため、図 10(a) のように 複数の NUMA ノードに横断してデータ領域を確保し てしまう.一方で、図 10(b) のように各ローカルメモ リに分割し、データアクセスをローカルメモリ上への みに制御することで高い性能を引き出すことができる. 我々は入力グラフを以下に示す分割手法を適用するこ とで、各点から未探索の隣接点をたどる処理をローカ ルメモリ上へのメモリアクセスのみで行うように制御 した.

NUMA ノード数が ℓ となるシステム上に、入力グラ フ G の ℓ 個の部分グラフ { G_k }, ($k = \{0, 1, \ldots, \ell-1\}$) への分割を考える.ここで NUMA ノード k に部分点 集合 V_k と隣接リストの部分集合 A_k に配置するもの として、部分点集合 V_k を以下のように定義する.

$$V_k = \left\{ v_j \in V \mid j \in \left[\frac{kn}{\ell}, \frac{(k+1)n}{\ell}\right] \right\}$$

さらに隣接リスト *A* は、Top-down 探索で使用す る各点 $v \in V$ から出ていく隣接枝をまとめた $A_k^F(v)$ と、Bottom-up 探索で使用する各点 $w \in V_k$ に入っ てくる隣接枝をまとめた $A_k^B(w)$ に、それぞれ分割す る. これらは分割数 ℓ が 1 であるとき一致するが、そ れ以外では入力グラフが無向グラフであったとしても、 $A_k^F(v)$ と $A_k^B(w)$ は一致しない.

> $A_{k}^{\mathcal{F}}(v) = \{ w \mid w \in \{V_{k} \cap A(v) \} \}, v \in V,$ $A_{k}^{\mathcal{B}}(w) = \{ v \mid v \in A(w) \}, w \in V_{k}.$

以上の分割手法を用いることで NUMA を考慮した 効率的な探索が可能となる.

最新の Graph500 リスト (2014 年 6 月発表)⁴ では さまざまな実行環境で大幅に性能向上している.特に, SGI UV2000 という共有メモリ型のスーパーコンピュー タを用いて, 点数 2^{32} , 枝数 2^{36} の Kronecker グラフ に対して, 世界最大規模の 640 スレッド並列計算を用い て共有メモリ型計算機で最高性能となる 131.4 GTEPS を記録した.また, Green Graph500 リスト (2014 年 6 月発表)⁵ の Big Data category では, 4-way Intel Xeon E5-4640 サーバを用いて点数 2^{30} , 枝数 2^{34} の グラフに対して 28.5 GTEPS と 59.1 MTEPS/W を 達成し世界 1 位を獲得した.なお,前述の UV 2000 の結果は商用スパコンでは最高の電力性能と示されて いる.

5.3 その他の高速化事例

幅優先探索以外にも,我々は高性能な汎用半正定値問 題ソルバ SDPARA (SemiDefinite Programming Algorithm PARAllel version) [6] や SDPA (Semidefinite Programming Algorithms), データ構造に ZDD (Zero-suppressed decision diagram)を用いた格子グ ラフに対するパスの数え上げ問題 [7],最短路計算や中 心性計算 [8] などに対して,NUMA を考慮した高速化 を適用して性能改善に成功している.詳しくは各文献 を参考にしていただきたい.なお,我々は研究で得られ た知見を ULIBC (Ubiquity Library for Intelligently Binding Cores)とライブラリ化しており,準備が整い 次第公開する予定である.

 ⁴ http://www.graph500.org/results_jun_2014
 ⁵ http://green.graph500.org/list_2014_06_isc.php

6. おわりに

本稿では計算機のメモリ階層構造が,計算機実験に おいて性能上に与える影響について,実際に計算機実 験を用いて性質を明らかにした.特に NUMA アーキ テクチャでは計算機の内部にアクセスコストが小さい ローカルメモリと,アクセスコストが大きいリモート メモリが存在することを説明し,メモリ帯域幅を測定 することでそれらの性質を明らかにした.さらに,現 在我々が課題としているグラフ処理に対する NUMA を考慮した高速化について解説を行った.本稿で扱っ た内容は現在主流のプロセッサ・アーキテクチャに対 するものだが,取り上げた手法は汎用性を失わずに広 く適用が可能である.今後も階層の複雑化が進むこと 予想されており,本稿のような実装手法の重要性はよ り高まっていくと予想されている.読者の皆様の参考 になれば幸いである.

謝辞 本稿を執筆する機会をいただきました国立情 報学研究所の字野毅明先生をはじめ,編集委員の先生 方にこの場を借りて御礼申し上げます.なお,本研究 は科学技術振興機構 (JST)の戦略的創造研究推進事業 「CREST」における「ポストペタスケール高性能計算 に資するシステムソフトウェア技術の創出」によるも のである.また支援いただいた統計数理研究所,日本 SGI 株式会社, Silicon Graphics International Corp. に御礼申し上げます.

参考文献

- F. Broquedis, J. Clet-Ortega, S. Moreaud, N. Furmento, B. Goglin, G. Mercier, S. Thibault and R. Namyst, "hwloc: A generic framework for managing hardware affinities in HPC applications," *Proc. IEEE Int. Conf. PDP2010*, 2010.
- [2] V. Agarwal, F. Petrini, D. Pasetto and D. A. Bader, "Scalable graph exploration on multicore processors," *Proc. ACM/IEEE Int. Conf. SC10*, 2010.
- [3] S. Beamer, K. Asanović and D. A. Patterson, "Direction-optimizing breadth-first search," Proc. ACM/IEEE Int. Conf. SC12, 2012.
- [4] Y. Yasui, K. Fujisawa and K. Goto, "NUMAoptimized parallel breadth-first search on multicore single-node system," *Proc. IEEE Int. Conf. BigData* 2013, 2013.
- [5] Y. Yasui, K. Fujisawa and Y. Sato, "Fast and energy-efficient breadth-first search on a single NUMA system," *Proc. IEEE Int. Conf. ISC'14*, 2014.
- [6] K. Fujisawa, T. Endo, Y. Yasui, H. Sato, N. Matsuzawa, S. Matsuoka and H. Waki, "Peta-scale general solver for semidefinite programming problems with over two million constraints," *Proc. IEEE Int. Conf. IPDPS 2014*, 2014.
- [7] 安井雄一郎,藤澤克樹,竹内聖悟,湊真一,"ULIBC ラ イブラリを用いた共有メモリ型並列アルゴリズムの高速 化,"2014年ハイパフォーマンスコンピューティングと計 算科学シンポジウム (HPCS2014), HPCS2014 論文集, 2014.
- [8] Y. Yasui, K. Fujisawa, K. Goto, N. Kamiyama and M. Takamatsu, "NETAL: High-performance implementation of network analysis library considering computer memory hierarchy," J. Oper. Res. Soc. Jpn., 54, 259–280, 2011.